注：本文版權(quán)為《激光世界》所有，未經(jīng)許可，請(qǐng)勿轉(zhuǎn)載！

大規(guī)模并行處理和低能耗技術(shù)對(duì)于高性能計(jì)算的未來至關(guān)重要。集成光子技術(shù)有望為高性能計(jì)算提供技術(shù)支持。

Jeff Hecht

集成光學(xué)的概念是由貝爾實(shí)驗(yàn)室的Stewart Miller于1969年首先提出的，這一概念源于當(dāng)時(shí)已經(jīng)取得了巨大成果的集成電路^[1]。然而在隨后的多年中，集成光學(xué)及其派生的集成光子學(xué)的應(yīng)用前景一直不明朗。目前集成電路正遭遇到性能上的發(fā)展瓶頸，而集成光子學(xué)則有望克服這一瓶頸，這也使集成光子學(xué)的應(yīng)用趨于明朗。

幾十年來，集成電路一直都在遵循著摩爾定律向前發(fā)展，微處理器的速度不斷攀升。但是在21世紀(jì)中期，微處理器的時(shí)鐘頻率在3GHz附近停滯不前，這是因?yàn)楫?dāng)微處理器的速度進(jìn)一步提高時(shí)，其產(chǎn)生的熱量將超出其散熱能力。多核處理器是一種解決方案，四個(gè)3GHz的芯片并行計(jì)算，即可獲得12GHz的總處理速度。然而多核處理的缺點(diǎn)在于其軟件和硬件均不能過分?jǐn)U展，現(xiàn)在執(zhí)行串行處理的軟件必須重寫，才能在8核或16核芯片上執(zhí)行并行操作^[2]。ADI公司首席技術(shù)官Samuel Fuller認(rèn)為，集成光子學(xué)在硬件上可以提供大量互聯(lián)。

圖1：單處理器的性能從1986年開始穩(wěn)步上升，直到大約2004年突然趨于平緩。單點(diǎn)表示處理器的性能，實(shí)線表示發(fā)展趨勢(shì)，虛線表示2009-2020年國際半導(dǎo)體技術(shù)路線圖的發(fā)展目標(biāo)。

 電子、光子及能源

集成光子學(xué)的通信能力和集成電子學(xué)的高性能計(jì)算能力互為補(bǔ)充。電子之間的強(qiáng)相互作用使得晶體管擅長開關(guān)和信號(hào)處理。但是電子之間的強(qiáng)相互作用同時(shí)會(huì)產(chǎn)生噪聲，并增加信號(hào)傳輸中的衰減（特別是在高頻的時(shí)候），從而影響通信能力。相比之下，光子之間的弱相互作用使其光計(jì)算應(yīng)用受到了限制，但是其可以減少光通道之間的噪聲、衰減和串?dāng)_。因此，將光子技術(shù)和電子技術(shù)結(jié)合起來，將有望增強(qiáng)并行處理能力。

無論是光子技術(shù)還是電子技術(shù)，每次運(yùn)算操作都將產(chǎn)生熱量，功耗將限制高度并行計(jì)算機(jī)的性能。Fuller認(rèn)為：“服務(wù)器消耗了超過1.5％的美國電力供應(yīng)，從單元能耗的角度看，CMOS電路的能耗效率并沒有隨著其速度的增加而提高。海量數(shù)據(jù)中心和超級(jí)計(jì)算機(jī)將消耗20MW或者更多的電力，而且這些數(shù)字只會(huì)上升。如果消費(fèi)者希望在未來十年內(nèi)計(jì)算速度提高10倍的話，若效率保持不變，那么其能耗將相當(dāng)驚人！”

美國麻省理工學(xué)院微光子技術(shù)中心在2010年6月公布的白皮書中直言不諱地表示：“IT技術(shù)的能耗問題與環(huán)境的可持續(xù)發(fā)展密切相關(guān)，同時(shí)也關(guān)乎經(jīng)濟(jì)發(fā)展^[3]。IT硬件的生命周期通常為三年，能耗占據(jù)了其中50%的成本�？刂颇芎膶⑼苿�(dòng)產(chǎn)品周期的縮短、實(shí)現(xiàn)高密度電子光子集成。”

圖2：英特爾建立的四通道粗波分復(fù)用光子集成鏈路，傳輸速度高達(dá)50Gbit/s。

光子集成通信

在電子技術(shù)中，電子通過導(dǎo)體需要能量，而且隨著頻率的增加而增加。導(dǎo)體表面產(chǎn)生電磁場(chǎng)，從而導(dǎo)致串?dāng)_、干擾及衰減，所有這三個(gè)因素都將增加能耗。相比之下，光子技術(shù)具有更低的衰減和更高的帶寬，因此在芯片之間（最終在芯片內(nèi)部）使用光互連可以大幅度降低功耗。Fuller認(rèn)為：“光子技術(shù)有望將功耗減少到原來的1/2甚至1/4，但是光子技術(shù)同樣面臨著目前電子技術(shù)所面對(duì)的功耗每18個(gè)月翻一番這一問題”。

集成光子技術(shù)可以提高高性能計(jì)算的帶寬密度，帶寬密度定義為芯片表面單位橫截面積或者芯片邊緣單位長度上的帶寬。麻省理工學(xué)院的研究人員Lionel Kimerling認(rèn)為：“光子學(xué)具有內(nèi)在的高帶寬密度特性，其與先進(jìn)的調(diào)制格式和波分復(fù)用（WDM）技術(shù)相結(jié)合，可以使光子技術(shù)遠(yuǎn)遠(yuǎn)超出電子技術(shù)所能達(dá)到的水平”。

硅光子集成技術(shù)

目前商用的高性能計(jì)算機(jī)底板已經(jīng)開始采用光纖鏈路。光子技術(shù)的下一步是將光子波導(dǎo)集成在電路板上。

目前III-V族半導(dǎo)體材料上的光子集成技術(shù)已經(jīng)比較成熟，但是電子行業(yè)希望在硅襯底上集成光子器件，這是因?yàn)楣枰r底與微處理器和其他大多數(shù)電子電路的標(biāo)準(zhǔn)兼容。硅光子集成技術(shù)中，二氧化硅波導(dǎo)可以取代電導(dǎo)分發(fā)時(shí)鐘信號(hào)。硅光子集成的最簡單技術(shù)是制造光電探測(cè)器和波導(dǎo)。ADI公司已經(jīng)在硅片上集成硅或鍺光電二極管和跨阻抗放大器，這些技術(shù)均與目前的電子制備技術(shù)兼容。

硅光子集成技術(shù)目前面臨的一個(gè)巨大挑戰(zhàn)是硅光源，這是因?yàn)楣璧陌l(fā)光性能很差。英特爾公司和加州大學(xué)圣巴巴拉分校研究人員合作將III-V材料綁定在硅波導(dǎo)上實(shí)現(xiàn)混合激光器。硅光子集成技術(shù)的另一大挑戰(zhàn)是封裝技術(shù)，通過透鏡耦合可以將光從光子通道耦合到芯片表面，但是這比電子技術(shù)的電焊連接要困難得多。

圖3：英特爾的50Gbit/s硅光子發(fā)射器和光纖連接器。右邊的寬金屬條紋是發(fā)射模塊，其是電路板一個(gè)倒裝芯片。突起的金屬引腳對(duì)準(zhǔn)小插件模塊，耦合光纖延左下方延伸。

 集成光子和電子

英特爾公司首次實(shí)現(xiàn)了從終端到終端的硅光子集成鏈路，這是硅光子集成發(fā)展道路上的重要一步^[4]。該實(shí)驗(yàn)采用四通道粗波分復(fù)用器（CWDM），通過光纖實(shí)現(xiàn)信號(hào)從發(fā)射器到接收器的完整鏈路。該鏈路發(fā)射器包括四個(gè)InP/Si混合激光器，輸出波長分別為1291nm、1311nm、1331nm和1351nm。四個(gè)激光器發(fā)出的光分別進(jìn)入四個(gè)硅波導(dǎo)調(diào)制器，然后四個(gè)調(diào)制器的輸出信號(hào)在復(fù)用器進(jìn)行合并。一個(gè)光模式轉(zhuǎn)換器將復(fù)用器輸出的信號(hào)耦合進(jìn)入光纖。接收芯片中的波導(dǎo)收集信號(hào)后傳入解復(fù)用器，它將四個(gè)光通道的信號(hào)導(dǎo)入四個(gè)硅鍺光電二極管。整個(gè)系統(tǒng)有一個(gè)被動(dòng)散熱片，但沒有主動(dòng)致冷單元。

當(dāng)四個(gè)波長上同時(shí)傳輸10Gbit/s的信號(hào)時(shí)，在平均接收功率小于1mW情況下，整個(gè)系統(tǒng)的誤碼率低于10^-12。當(dāng)單通道的傳輸速率提高到12.5Gbit/s時(shí)，三個(gè)通道的誤碼率低于10^-12，第四個(gè)通道的誤碼率為3×10^-10。研究人員推測(cè)該鏈路中采用多模光纖，在該速率下傳輸距離將達(dá)到50 m。^[5]

前景展望

硅基光互連的是長途光纖傳輸?shù)难由臁６叹嚯x傳輸相比長距離傳輸具有較少的制約因素。硅基光互連在移動(dòng)電子產(chǎn)品和汽車以及計(jì)算機(jī)領(lǐng)域也具有誘人的應(yīng)用潛力。然而，目前光子技術(shù)從主干網(wǎng)向電路板和芯片的延伸過程中，正面臨著巨大的挑戰(zhàn)，包括成本、與硅制造技術(shù)的兼容性和能耗等問題。

集成光子技術(shù)和并行計(jì)算均不可能通過降低能耗維持高性能計(jì)算的快速提高；在未來十年中，CMOS電路也將遭遇其他物理極限。集成電子技術(shù)和光子技術(shù)的新型硬件，將有望在未來扮演主要角色。

參考文獻(xiàn)

1. S.E. Miller, "Integrated Optics – An Introduction," Bell System Technical Journal, 48, 2059–2069 (September 1969).

2. S.H. Fuller and L.I. Millett, eds., The Future of Computing Performance: Game Over or Next Level, National Research Council (2010); http://bit.ly/eR0e0A.

3. MIT Microphotonics Center, "Scaling Limits and Energy: CTR III White Paper #1" (June 2010).

4. R. Won, "Integrating silicon photonics," Nature Photon., 5, 498–499 (August 2010).

5. A. Alduino et al., "Demonstration of a high-speed 4-channel integrated silicon photonics WDM link with hybrid silicon lasers," Optical Society of America Integrated Photonics Research Silicon and Nanophotonics, Monterey, CA, paper PDIWI5 (July 25, 2010).